《电子设计自动化》(SynaptiCAD Product Suite v13.26a)[RAR]
电驴资源
| 用户共享的电驴资源列表 | |
|---|---|
| SynaptiCAD.Product.Suite.v13.26a-Lz0.rar | 83.32 MB |
| 83.32 MB | |
电驴资源简介
电骡资源
[attachment=10112:0]
官方网址:http://www.syncad.com/
SynaptiCAD Product Suite 是一款电子互动设计工具,这个互动概念贯穿于所有的接口。您可以开始分析和模拟设计理念,毋须经完成整个电路模型或示意图。
SynaptiCAD 由电机工程师创造设计,帮助工程师他们的设计进行批判性的审视。
SynaptiCAD 公司出品的 EDA(电子设计自动化)工具集合,包括HDL输入、仿真、测试、波形分析、管脚映射工具等等,是一个很完整的EDA方案。
包含了9种功能强大的工具:TestBencher Pro;BugHunter Pro;VeriLogger Pro;WaveFormer Pro;SimuTAG;PinPort;DataSheet Pro;Timing Diagrammer Pro;Gigawave Viewer 。
1.TestBencher Pro:用于从独立于语言的时序逻辑表生成交互式VHDL,Verilog, OpenVera,e, 和TestBuilder 测试基准及总线功能的模型。生成的测试基准能提供基于仿真相应的不同的激发向量,以便于测试基准功能作为一个被测试系统环境的动作模型正常工作。TestBencher Pro是一个优秀的测试大规模FPGA 和 ASIC设计的工具。
2.BugHunter Pro:一款用于 Verilog, VHDL 和 C++ 模拟器的图形调试系统。BugHunter 支持所有主要的 HDL 模拟器,其主要功能包括:单一步骤调试、波形数据串流、项目管理等等。可以侦测程序与帮助系统的交互过程从而发现问题所在。
3.VeriLogger Pro:Verilog模拟器软件。提供一个综合了传统Verilog模拟器所有特征的仿真环境,它具有强大的图形测试矢量产生器。VeriLogger的快速模型测试使用户可以对设计中的每个模型进行“自底向上”的测试。
4.WaveFormer Pro:由时序图分析器、模拟器和测试向量生成器组合而成。它为设计人员提供了一个集成的环境,可以用来开发数字和模拟线路的时序图。WaveFormer Pro可以由Spice模拟器,Mathematica,或Matlab等工具输入模拟数据。还可以利用WaveFormer Pro 内部拥有的波形函数直接生成模拟信号;或者将从总线上得到的数字信号变换成模拟信号。还可以将模拟信号波形逐段线性地变换成Spice模拟器的电压信号源。
5.SimuTAG:一款功能强大和实时地查证出 FPGAs 的错误的系统。可经由比较FPGA 功能规则反证RTL样式模拟规则,迅速发现逻辑和综合错误。
6.PinPort:提供数字硬件与Verilog 或C++的虚拟接口环境。
7.DataSheet Pro:时间表文件夹管理工具。
8.Timing Diagrammer Pro:时间表设计工具。
9.Gigawave Viewer:波形观测器。代码Product Suite v13.26a ÜÜßßܲß
ßÜÜ ÞÛÝ ÛÝ ÞÛ ÞÛÝ ÜÜß
ÞÛ²²ßÜÜ²ß Release Date : 02/03/2009 ß²ÜÜß²²ÛÝ
ÜÜÜÛ²²ßßß Nfo Date : 02/03/2009 00:00:00 ßßß²²ÛÜÜÜ
Û²² ² ² ²²Û
ÛÛ² Û Num. Disks : xx/18 OS : WinALL Û ²ÛÛ
ÛÛ² Û Nfo Time : 13:48:30.7156250 Rel Type : Application Û ²ÛÛ
ÛÛ² Û Cracker : gL! Archive : lz0*.zip Û ²ÛÛ
ÛÛ² Û Packer : s3! Rating : 8/10 [########--] Û ²ÛÛ
ÛÛ² Û Supplier : Team Lz0 Language : English Û ²ÛÛ
ÛÛ² Û Protection : FlexLM Û ²ÛÛ
ÛÛ² Û Û ²ÛÛ
ÛÛ² Û Requirements : N/A Û ²ÛÛ
ÛÛ² Û Publisher URL : http://www.syncad.com/ Û ²ÛÛ
ÛÛ² Û Publisher : SynaptiCAD Û ²ÛÛ
ÛÛ² Û Û ²ÛÛ
ÛÛ² Û (x) Keyfile / License ( ) Emulator Û ²ÛÛ
ÛÛ² Û ( ) Patch ( ) Serial Û ²ÛÛ
ÛÛ² Û ( ) Cracked .EXE / .DLL ( ) Retail Û ²ÛÛ
ÛÛ² Û ( ) Keygen ( ) Trainer Û ²ÛÛ
ÛÛ² Û Ü²Ü ( ) Loader ( ) Other Ü²Ü Û ²ÛÛ
ÛÛ² Û Want a powerful, yet easy to use simulation environment? Û ²ÛÛ
ÛÛ² Û SynaptiCAD's simulation and debugging tools provide a Û ²ÛÛ
ÛÛ² Û standard interface for controlling all of your simulation Û ²ÛÛ
ÛÛ² Û tools. SynaptiCAD's timing diagram editors have the most Û ²ÛÛ
ÛÛ² Û extensive and accurate timing analysis features available in Û ²ÛÛ
ÛÛ² Û any timing diagram editor on the market including delay Û ²ÛÛ
ÛÛ² Û correlation, reconvergent fan-out, and clocks that model Û ²ÛÛ
ÛÛ² Û jitter and buffer delays. Three different levels of editing Û ²ÛÛ
ÛÛ² Û let you pick the best price and feature set for your Û ²ÛÛ
ÛÛ² Û application. Free yourself from the time-consuming process Û ²ÛÛ
ÛÛ² Û of manually writing Verilog, VHDL, and SystemC testbenches. Û ²ÛÛ
ÛÛ² Û Generate them graphically from timing diagrams.SynaptiCAD Û ²ÛÛ
ÛÛ² Û provides 3 levels of test bench generation to meet all your Û ²ÛÛ
ÛÛ² Û design needs. SynaptiCAD offers support for the latest test Û ²ÛÛ
ÛÛ² Û equipment and emulation technologies allowing you to port Û ²ÛÛ
ÛÛ² Û your simulation and timing analysis data to your prototyping Û ²ÛÛ
ÛÛ² Û environment. Û ²ÛÛ
ÛÛ² Û 1) Unpack. Û ²ÛÛ
ÛÛ² Û 2) Install. Û ²ÛÛ
ÛÛ² Û 3) When prompted locate the included keyfile. Û ²ÛÛ
ÛÛ² Û 4) Enjoy! Û ²ÛÛ[安全检测]
已通过安全检测
安全检测软体:卡巴斯基反病毒软件2009
版本:8.0.0.506
病毒库发布时间:2009-03-04
[安装测试]
未经过安装测试,使用者后果自负与本论坛无关
共用伺服器:eDonkeyServer No1、eDonkeyServer No2、!! Saugstube !!
共用服务时间:全天不定时
[免责声明]
该下载内容仅限於个人测试学习之用,不得用於商业用途,并且请在下载后24小时内删除。
资源版权归作者及其公司所有,如果你喜欢,请购买正版。
| 下面是用户共享的文件列表. 安装电骡后, 您可以点击这些文件名进行下载 | |
| SynaptiCAD.Product.Suite.v13.26a-Lz0.rar | 83.32MB |
| 83.32MB | |
| 电骡主页 | 下载电骡 | 使用指南 | 如何发布 | |
[attachment=10112:0]
官方网址:http://www.syncad.com/
SynaptiCAD Product Suite 是一款电子互动设计工具,这个互动概念贯穿于所有的接口。您可以开始分析和模拟设计理念,毋须经完成整个电路模型或示意图。
SynaptiCAD 由电机工程师创造设计,帮助工程师他们的设计进行批判性的审视。
SynaptiCAD 公司出品的 EDA(电子设计自动化)工具集合,包括HDL输入、仿真、测试、波形分析、管脚映射工具等等,是一个很完整的EDA方案。
包含了9种功能强大的工具:TestBencher Pro;BugHunter Pro;VeriLogger Pro;WaveFormer Pro;SimuTAG;PinPort;DataSheet Pro;Timing Diagrammer Pro;Gigawave Viewer 。
1.TestBencher Pro:用于从独立于语言的时序逻辑表生成交互式VHDL,Verilog, OpenVera,e, 和TestBuilder 测试基准及总线功能的模型。生成的测试基准能提供基于仿真相应的不同的激发向量,以便于测试基准功能作为一个被测试系统环境的动作模型正常工作。TestBencher Pro是一个优秀的测试大规模FPGA 和 ASIC设计的工具。
2.BugHunter Pro:一款用于 Verilog, VHDL 和 C++ 模拟器的图形调试系统。BugHunter 支持所有主要的 HDL 模拟器,其主要功能包括:单一步骤调试、波形数据串流、项目管理等等。可以侦测程序与帮助系统的交互过程从而发现问题所在。
3.VeriLogger Pro:Verilog模拟器软件。提供一个综合了传统Verilog模拟器所有特征的仿真环境,它具有强大的图形测试矢量产生器。VeriLogger的快速模型测试使用户可以对设计中的每个模型进行“自底向上”的测试。
4.WaveFormer Pro:由时序图分析器、模拟器和测试向量生成器组合而成。它为设计人员提供了一个集成的环境,可以用来开发数字和模拟线路的时序图。WaveFormer Pro可以由Spice模拟器,Mathematica,或Matlab等工具输入模拟数据。还可以利用WaveFormer Pro 内部拥有的波形函数直接生成模拟信号;或者将从总线上得到的数字信号变换成模拟信号。还可以将模拟信号波形逐段线性地变换成Spice模拟器的电压信号源。
5.SimuTAG:一款功能强大和实时地查证出 FPGAs 的错误的系统。可经由比较FPGA 功能规则反证RTL样式模拟规则,迅速发现逻辑和综合错误。
6.PinPort:提供数字硬件与Verilog 或C++的虚拟接口环境。
7.DataSheet Pro:时间表文件夹管理工具。
8.Timing Diagrammer Pro:时间表设计工具。
9.Gigawave Viewer:波形观测器。代码Product Suite v13.26a ÜÜßßܲß
ßÜÜ ÞÛÝ ÛÝ ÞÛ ÞÛÝ ÜÜß
ÞÛ²²ßÜÜ²ß Release Date : 02/03/2009 ß²ÜÜß²²ÛÝ
ÜÜÜÛ²²ßßß Nfo Date : 02/03/2009 00:00:00 ßßß²²ÛÜÜÜ
Û²² ² ² ²²Û
ÛÛ² Û Num. Disks : xx/18 OS : WinALL Û ²ÛÛ
ÛÛ² Û Nfo Time : 13:48:30.7156250 Rel Type : Application Û ²ÛÛ
ÛÛ² Û Cracker : gL! Archive : lz0*.zip Û ²ÛÛ
ÛÛ² Û Packer : s3! Rating : 8/10 [########--] Û ²ÛÛ
ÛÛ² Û Supplier : Team Lz0 Language : English Û ²ÛÛ
ÛÛ² Û Protection : FlexLM Û ²ÛÛ
ÛÛ² Û Û ²ÛÛ
ÛÛ² Û Requirements : N/A Û ²ÛÛ
ÛÛ² Û Publisher URL : http://www.syncad.com/ Û ²ÛÛ
ÛÛ² Û Publisher : SynaptiCAD Û ²ÛÛ
ÛÛ² Û Û ²ÛÛ
ÛÛ² Û (x) Keyfile / License ( ) Emulator Û ²ÛÛ
ÛÛ² Û ( ) Patch ( ) Serial Û ²ÛÛ
ÛÛ² Û ( ) Cracked .EXE / .DLL ( ) Retail Û ²ÛÛ
ÛÛ² Û ( ) Keygen ( ) Trainer Û ²ÛÛ
ÛÛ² Û Ü²Ü ( ) Loader ( ) Other Ü²Ü Û ²ÛÛ
ÛÛ² Û Want a powerful, yet easy to use simulation environment? Û ²ÛÛ
ÛÛ² Û SynaptiCAD's simulation and debugging tools provide a Û ²ÛÛ
ÛÛ² Û standard interface for controlling all of your simulation Û ²ÛÛ
ÛÛ² Û tools. SynaptiCAD's timing diagram editors have the most Û ²ÛÛ
ÛÛ² Û extensive and accurate timing analysis features available in Û ²ÛÛ
ÛÛ² Û any timing diagram editor on the market including delay Û ²ÛÛ
ÛÛ² Û correlation, reconvergent fan-out, and clocks that model Û ²ÛÛ
ÛÛ² Û jitter and buffer delays. Three different levels of editing Û ²ÛÛ
ÛÛ² Û let you pick the best price and feature set for your Û ²ÛÛ
ÛÛ² Û application. Free yourself from the time-consuming process Û ²ÛÛ
ÛÛ² Û of manually writing Verilog, VHDL, and SystemC testbenches. Û ²ÛÛ
ÛÛ² Û Generate them graphically from timing diagrams.SynaptiCAD Û ²ÛÛ
ÛÛ² Û provides 3 levels of test bench generation to meet all your Û ²ÛÛ
ÛÛ² Û design needs. SynaptiCAD offers support for the latest test Û ²ÛÛ
ÛÛ² Û equipment and emulation technologies allowing you to port Û ²ÛÛ
ÛÛ² Û your simulation and timing analysis data to your prototyping Û ²ÛÛ
ÛÛ² Û environment. Û ²ÛÛ
ÛÛ² Û 1) Unpack. Û ²ÛÛ
ÛÛ² Û 2) Install. Û ²ÛÛ
ÛÛ² Û 3) When prompted locate the included keyfile. Û ²ÛÛ
ÛÛ² Û 4) Enjoy! Û ²ÛÛ[安全检测]
已通过安全检测
安全检测软体:卡巴斯基反病毒软件2009
版本:8.0.0.506
病毒库发布时间:2009-03-04
[安装测试]
未经过安装测试,使用者后果自负与本论坛无关
共用伺服器:eDonkeyServer No1、eDonkeyServer No2、!! Saugstube !!
共用服务时间:全天不定时
[免责声明]
该下载内容仅限於个人测试学习之用,不得用於商业用途,并且请在下载后24小时内删除。
资源版权归作者及其公司所有,如果你喜欢,请购买正版。
