《Allegro系统互连设计平台》(Cadence Spb 15.5)这是Linux的版本[安装包]
电驴资源
| 用户共享的电驴资源列表 | |
|---|---|
| [Allegro系统互连设计平台].Base_SPB155_lnx86_1of5.tar | 367.30 MB |
| [Allegro系统互连设计平台].Base_SPB155_lnx86_2of5.tar | 533.39 MB |
| [Allegro系统互连设计平台].Base_SPB155_lnx86_3of5.tar | 536.21 MB |
| [Allegro系统互连设计平台].Base_SPB155_lnx86_4of5.tar | 530.38 MB |
| [Allegro系统互连设计平台].Base_SPB155_lnx86_5of5.tar | 18.08 MB |
| [Allegro系统互连设计平台].Base_SPB155_README | 1.26 KB |
| [Allegro系统互连设计平台].Cadence.SPB.15.5.md5 | 418 B |
| [Allegro系统互连设计平台].license.lic | 4.31 KB |
| 1.94 GB | |
电驴资源简介
中文名: Allegro系统互连设计平台英文名: Cadence Spb 15.5资源格式: 安装包版本: 这是Linux的版本发行时间: 2005年制作发行: http://www.cadence.com.cn/fecn/index.php地区: 美国语言: 英文简介:
已经通过安全检测:程序本身并无任何病毒和木马,norton2005查杀
已经通过安装测试:测试环境RHEL AS4U2
此版本仅供测试学习使用,软件版权归原作者及原软件公司所有,如果你喜欢,请购买正版软件,请自觉于下载后24小时内删除,谢谢合作
常驻服务器:DonkeyServer No1
在线时间:星期日全天,其余不定。
希望斑竹加精华
软件类别:高速PCB版设计
语言种类:英文
系统需求:Linux 2.4 or higher
Allegro系统互连设计平台
针对目标按时完成系统协同设计,Cadence Allegro平台使能协同设计高性能的集成电路、封装和印制电路板的互连,降低成本并加快产品上市时间。
系统互连是一个信号的逻辑、物理和电气连接,及其相应的回路以及功率配送系统。集成电路与系统团队在设计今天的高速系统互联的时候面临前所未有的挑战。由于集成电路的集成度不断增长、芯片的I/O和封装引脚也在迅速猛增。千兆赫兹速度的数据传输速率同样导致极高速的PCB与系统。同时,平均的PCB大小不断缩小,功率配送要求也随着芯片晶体管数目的窜升不断提高。
解决这些复杂的问题和应对不断增长的上市时间压力的需要,使得传统的系统组件设计方法变得过时和不和时宜。在高速系统完成工作系统互连需要新一代的设计方法,它应该让设计团队把注意力集中在提高跨三个系统领域的系统互连的效率上面。
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法,工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持,Allegro协同设计方法使得高效的设计链协同成为现实。
新手,第一次发布资源,也是第一次发帖,如有不妥请大家多多包涵,简介和图片都是抄自jlssyc9876的帖子“《Allegro系统互连设计平台》(Cadence Spb 15.2)15.2, eMule下载”。因为是高四,上来的时间可能不会太多,但我会尽可能保持源的完整性,希望喜欢这个软件的朋友能帮忙分流。2M ADSL,实际上载速度平均40k左右。
已经通过安全检测:程序本身并无任何病毒和木马,norton2005查杀
已经通过安装测试:测试环境RHEL AS4U2
此版本仅供测试学习使用,软件版权归原作者及原软件公司所有,如果你喜欢,请购买正版软件,请自觉于下载后24小时内删除,谢谢合作
常驻服务器:DonkeyServer No1
在线时间:星期日全天,其余不定。
希望斑竹加精华
软件类别:高速PCB版设计
语言种类:英文
系统需求:Linux 2.4 or higher
Allegro系统互连设计平台
针对目标按时完成系统协同设计,Cadence Allegro平台使能协同设计高性能的集成电路、封装和印制电路板的互连,降低成本并加快产品上市时间。
系统互连是一个信号的逻辑、物理和电气连接,及其相应的回路以及功率配送系统。集成电路与系统团队在设计今天的高速系统互联的时候面临前所未有的挑战。由于集成电路的集成度不断增长、芯片的I/O和封装引脚也在迅速猛增。千兆赫兹速度的数据传输速率同样导致极高速的PCB与系统。同时,平均的PCB大小不断缩小,功率配送要求也随着芯片晶体管数目的窜升不断提高。
解决这些复杂的问题和应对不断增长的上市时间压力的需要,使得传统的系统组件设计方法变得过时和不和时宜。在高速系统完成工作系统互连需要新一代的设计方法,它应该让设计团队把注意力集中在提高跨三个系统领域的系统互连的效率上面。
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法,工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。由于它还得到Cadence Encounter与Virtuoso平台的支持,Allegro协同设计方法使得高效的设计链协同成为现实。
新手,第一次发布资源,也是第一次发帖,如有不妥请大家多多包涵,简介和图片都是抄自jlssyc9876的帖子“《Allegro系统互连设计平台》(Cadence Spb 15.2)15.2, eMule下载”。因为是高四,上来的时间可能不会太多,但我会尽可能保持源的完整性,希望喜欢这个软件的朋友能帮忙分流。2M ADSL,实际上载速度平均40k左右。
